一、CPU访问芯片的条件

　　CPU通过访问存储控制器，来读取外部设备的数据。

　　CPU想访问一个芯片，需要如下条件（配置信息）：

- 地址线
- 数据线：8位/16位/32位数据宽度
- 时钟/频率　
- 其他芯片相关的特性：比如SDRAM，有行地址、列地址和bank

　　SDRAM的访问和表格检索的原理一样，先指定一个行(Row)，再指定一个列(Columu)，就可以准确找到所需要的单元格。这个单元格称为存储单元，这个表格(存储阵列)就是逻辑Bank(Logical Bank，即L-Bank)，SDRAM一般含有4个L-bank。　　

　　只有配置好了存储管理器，才知道如何去访问外部的设备。

二、存储控制器访问SDRAM

　　2.1 原理图

　　CPU侧：

　　可以看看这些引脚的功能，查看SDRAM的芯片手册。

　　LADDR：地址接口

　　LnWBE[0:3]：bank的操作方式

　　LDATA：数据接口

　　LnWE

　　更多的看数据手册。

三、存储管理器的配置　　

位宽
行列地址
刷新周期

　　详细寄存器可以查看DATASHEET。

四、2440启动方式

4.1 NAND FALSH启动

4.2 NOR FLASH

五、代码

　　内存控制器初始化代码：

　　这里我们是从nor flash启动，因此CONFIG_SYS_TEXT_BASE定义的参数为0x0。

　　lowlevel_init.S (board\samsung\jz2440)

  1 #define BWSCON    0x48000000

 /* BWSCON */

 #define DW8            (0x0)

 #define DW16            (0x1)

 #define DW32            (0x2)

 #define WAIT            (0x1<<2)

 #define UBLB            (0x1<<3)

 #define B1_BWSCON        (DW32)

 #define B2_BWSCON        (DW16)

 #define B3_BWSCON        (DW16 + WAIT + UBLB)

 #define B4_BWSCON        (DW16)

 #define B5_BWSCON        (DW16)

 #define B6_BWSCON        (DW32)

 #define B7_BWSCON        (DW32)

 /* BANK0CON */

 #define B0_Tacs            0x0    /*  0clk */

 #define B0_Tcos            0x0    /*  0clk */

 #define B0_Tacc            0x7    /* 14clk */

 #define B0_Tcoh            0x0    /*  0clk */

 #define B0_Tah            0x0    /*  0clk */

 #define B0_Tacp            0x0

 #define B0_PMC            0x0    /* normal */

 /* BANK1CON */

 #define B1_Tacs            0x0    /*  0clk */

 #define B1_Tcos            0x0    /*  0clk */

 #define B1_Tacc            0x7    /* 14clk */

 #define B1_Tcoh            0x0    /*  0clk */

 #define B1_Tah            0x0    /*  0clk */

 #define B1_Tacp            0x0

 #define B1_PMC            0x0

 #define B2_Tacs            0x0

 #define B2_Tcos            0x0

 #define B2_Tacc            0x7

 #define B2_Tcoh            0x0

 #define B2_Tah            0x0

 #define B2_Tacp            0x0

 #define B2_PMC            0x0

 #define B3_Tacs            0x0    /*  0clk */

 #define B3_Tcos            0x3    /*  4clk */

 #define B3_Tacc            0x7    /* 14clk */

 #define B3_Tcoh            0x1    /*  1clk */

 #define B3_Tah            0x0    /*  0clk */

 #define B3_Tacp            0x3     /*  6clk */

 #define B3_PMC            0x0    /* normal */

 #define B4_Tacs            0x0    /*  0clk */

 #define B4_Tcos            0x0    /*  0clk */

 #define B4_Tacc            0x7    /* 14clk */

 #define B4_Tcoh            0x0    /*  0clk */

 #define B4_Tah            0x0    /*  0clk */

 #define B4_Tacp            0x0

 #define B4_PMC            0x0    /* normal */

 #define B5_Tacs            0x0    /*  0clk */

 #define B5_Tcos            0x0    /*  0clk */

 #define B5_Tacc            0x7    /* 14clk */

 #define B5_Tcoh            0x0    /*  0clk */

 #define B5_Tah            0x0    /*  0clk */

 #define B5_Tacp            0x0

 #define B5_PMC            0x0    /* normal */

 #define B6_MT            0x3    /* SDRAM */

 #define B6_Trcd            0x1

 #define B6_SCAN            0x1    /* 9bit */

 #define B7_MT            0x3    /* SDRAM */

 #define B7_Trcd            0x1    /* 3clk */

 #define B7_SCAN            0x1    /* 9bit */

 /* REFRESH parameter */

 #define REFEN            0x1    /* Refresh enable */

 #define TREFMD            0x0    /* CBR(CAS before RAS)/Auto refresh */

 #define Trp            0x0    /* 2clk */

 #define Trc            0x3    /* 7clk */

 #define Tchr            0x2    /* 3clk */

 #define REFCNT            1113    /* period=15.6us, HCLK=60Mhz, (2048+1-15.6*60) */

 /**************************************/

 .globl lowlevel_init

 lowlevel_init:

     /* memory control configuration */

     /* make r0 relative the current location so that it */

     /* reads SMRDATA out of FLASH rather than memory ! */

     /* 初始化内存 */

     ldr     r0, =SMRDATA            /* 将SMRDATA的首地址(第一个.long)内存单元数据放置到r0寄存器中 r0=eac */

     ldr    r1, =CONFIG_SYS_TEXT_BASE    /* CONFIG_SYS_TEXT_BASE=0x0(include/configs/jz2440中定义)

                                        代码的基地址 */

     sub    r0, r0, r1                    /* r0 = r0 -r1 */

     ldr    r1, =BWSCON    /* Bus Width Status Controller,BWSCON=0x48000000，此文件中定义 */

     add     r2, r0, #*            /* 将SMRDATA这一块地址赋值给r2中 */

 :

     ldr     r3, [r0], #            /* 将r0的值代表的内存单元放入r3中，之后r0的值偏移4位 */

     str     r3, [r1], #            /* 将r3的值放入r1的值代表的地址中，r1的值代表的地址偏移4位 */

     cmp     r2, r0                    /* 比较r2 和 r0 ，若不相等则执行下一句*/

     bne     0b                        /* 向后跳转到标签0处*/

     /* everything is fine now */

     mov    pc, lr                        /* 返回 */

     .ltorg

 /* the literal pools origin */

 /*

  * 初始化存储控制器，经过此初始化之后，内存才可以使用

  */

  /* 地址为 0x00000eb0 */

 SMRDATA:

         .long 0x22011110     //BWSCON

         .long 0x00000700     //BANKCON0

         .long 0x00000700     //BANKCON1

         .long 0x00000700     //BANKCON2

         .long 0x00000700     //BANKCON3

         .long 0x00000740     //BANKCON4

         .long 0x00000700     //BANKCON5

         .long 0x00018005     //BANKCON6

         .long 0x00018005     //BANKCON7

         .long 0x008C04F4     //REFRESH

         .long 0x000000B1     //BANKSIZE

         .long 0x00000030     //MRSRB6

         .long 0x00000030     //MRSRB7

巴特西

u-boot移植（七）---代码修改---存储控制器